长鑫科技，官宣！

2026-10-13 · bcmjx.com

10 月 9 日至 10 日，第四届集成芯片和芯粒大会上传出消息。 长鑫科技 总裁曹堪宇在会上宣布，长鑫已在 DRAM 下一代核心架构 4F ² 上取得重大突破，并预计 2026 年底推出融合 4F ² 架构与混合键合等先进技术的新一代 DDR5 RDIMM 产品。 这不是一次普通的工艺迭代。 DRAM 行业目前主流架构为 6F ² ，每个存储单元占 6 倍

10 月 9 日至 10 日，第四届集成芯片和芯粒大会上传出消息。 长鑫科技 总裁曹堪宇在会上宣布，长鑫已在 DRAM 下一代核心架构 4F ² 上取得重大突破，并预计 2026 年底推出融合 4F ² 架构与混合键合等先进技术的新一代 DDR5 RDIMM 产品。

这不是一次普通的工艺迭代。 DRAM 行业目前主流架构为 6F ² ，每个存储单元占 6 倍最小特征尺寸的平方。工艺微缩走到今天，已经逼近物理极限，存储密度再往上提、成本再往下压，都越来越难。 4F ² 把单元面积压缩到 4 倍最小特征尺寸的平方，同等面积下存储密度可提升 30% 至 50% 。通俗地说，不是把墙砌得更薄，而是把房子重新设计了一遍。

长鑫这次搞的 4F ² ，到底是个什么东西

你可以把 DRAM 芯片想象成一块地皮，上面盖满了存储数据的小隔间。每个隔间要住一个晶体管和一个电容，地皮就那么大，怎么塞进去更多的人过去二十年，全行业的做法是把隔间的墙越砌越薄、门越开越小——这就是“制程微缩”。但墙薄到一定程度就砌不下去了，再薄就塌了。现在全球主流的 6F ² 架构，就处在“墙快要塌了”的状态。

4F ² 是什么它不是把墙砌薄，而是把房子推倒重盖——原来晶体管是躺着放的，现在让它站起来。人站着比躺着占的地面面积小，这个道理放在晶体管上同样成立。单元面积直接从 6F ² 压缩到 4F ² ，同等面积下存储密度提升 30% 到 50% 。

说起来简单，做起来要命。晶体管从躺着变站着，意味着从光刻到刻蚀到掺杂，全套工艺流程都得推倒重来。 6F ² 时代积累的产线经验和工艺参数，基本没法复用。

长鑫 4F ² 架构最核心的东西，是一个叫 VSG 的晶体管——垂直包围沟道结构。

DRAM 最怕什么漏电。存储单元靠电容里的电荷多寡来区分“ 1 ”和“ 0 ”，电荷一漏，数据就错了。过去行业对付漏电的办法很笨——提高刷新频率，反复给电容补电。代价是功耗上去、带宽被挤占，等于花钱买安心。

VSG 的思路是让晶体管竖起来，栅极从四面八方包住沟道，实现对电流更强有力的控制。漏电问题从器件结构上就解决了，而不是靠软件层面的“打补丁”。这个思路其实不新鲜，业内上世纪八十年代就有人想过，但当时 4F ² 还停留在二维层面，存储阵列和逻辑电路共用一套工艺，外围电路被迫迁就存储单元的参数，性能上不去，后来就不了了之了。

长鑫的做法是把 DRAM 和 CMOS 的制造工艺彻底解耦——存储单元和逻辑电路分别用各自最优的工艺制造，然后通过晶圆级混合键合技术把两片晶圆“焊”在一起，实现高速互联。这个思路是 DRAM 从二维微缩走向三维集成的关键转折点，也是后续 HBM 、 3D 堆叠存储的技术底座。

4F ² 架构的首款落地产品，长鑫选了 DDR5 RDIMM ——服务器内存。消费级内存追求“跑得快”，服务器内存追求的是“一直跑、不出错、在哪都能跑”。它必须 7 × 24 小时不间断运行，必须扛得住带电热插拔的电压冲击，必须通过数百项跨平台兼容性测试，还得保证高速信号在长模组走线上不衰减、不误码。

换句话说，这是 DRAM 产品里最难啃的那块骨头。但反过来想，如果你能在最难的场景站稳，消费级市场的技术迁移就是水到渠成的事。目前全球服务器 DRAM 市场被三星、 SK 海力士、美光三家把持，国产厂商在这个赛道几乎没有存在感。长鑫直接用下一代架构切入服务器市场，等于跳过了“先做消费级再慢慢往上爬”的老路，弯道超车的意图很明确。

很多人看到混合键合，第一反应是“封装技术”——不就是把芯片叠起来吗如果只看到这一层，就低估了长鑫的布局。

混合键合的核心价值在于：它让 DRAM 和逻辑电路可以分开制造、分别优化。逻辑电路可以交给代工厂用最先进的逻辑制程来做，存储阵列用 DRAM 专属工艺做，最后通过铜 - 铜直接键合在原子层级完成连接，消灭了传统焊球和凸块带来的电阻和信号损耗。

这意味着什么意味着未来 DRAM 的性能提升，不再只能靠“把存储单元做小”，还可以靠“把逻辑电路做强”。这对 AI 数据中心尤其关键——大模型训练需要的内存带宽是天文数字，传统架构下存储和逻辑绑在一起、互相拖后腿，混合键合把这对冤家拆开了。

长鑫从 2019 年就开始独立自主研发混合键合，目前公开专利数量已进入全球前十， 2025 年在 IEDM 上完成了 12 英寸晶圆平台上 DRAM 和 CMOS 晶圆级键合的实验验证。这不是临时抱佛脚，是提前五六年就在下一盘大棋。

技术突破值得振奋，但距离大规模商业化还有硬仗要打。

混合键合目前的良率是绕不过去的坎。业内估算， HBM 领域混合键合的良率仍在 10% 左右，而真正迈向商业化至少需要跨过 60% 的门槛。长鑫虽然完成了实验验证，但从实验室到产线量产，中间隔着良率爬坡、成本控制、产能建设三座大山。全新的 4F ² 架构无法沿用原有产线，产线改造投入巨大，长鑫招股书中 205 亿元募集资金直接投向产线及工艺升级。

服务器内存的客户认证周期也急不得。国内存储厂商进入服务器供应链，通常需要数月到数年的验证周期，要跟不同厂商、不同代际的 CPU 和主板完成数百项兼容性测试。年底“亮相”和年底“放量”，是完全不同的概念。

大家看这条新闻，注意力都在 4F ² 本身。但还有一个维度值得关注：产业链带动效应。

4F ² 架构 + 混合键合的落地，拉动的不仅仅是长鑫自己。它需要全新的刻蚀设备、薄膜沉积设备、清洗设备，需要更精密的掩模制造，需要先进的封测能力，需要适配的逻辑代工产能。 中泰证券 的研报指出， 4F ² +CBA 技术组合有望将逻辑晶圆部分外包， 晶合集成 、 中芯国际 等逻辑代工厂商都有望受益。

这跟当年台积电做先进制程带动整个台湾半导体产业链的逻辑是一样的。长鑫如果跑通了 4F ² 这条路，受益的不只是它一家企业，而是整条国产存储产业链的协同升级。

长鑫这次不是“追上了”国际巨头，而是“换了赛道”。 6F ² 时代的追赶逻辑是比谁的刀更锋利——要把线宽刻得更细，而光刻机被卡着脖子，这个游戏就不好玩。 4F ² 时代的逻辑变成了比谁的房子盖得更巧——把晶体管竖起来、把存储和逻辑拆开来做，这条路对 EUV 光刻机的依赖反而更低，中泰证券的研报显示 4F ² 方案可将 EUV 光刻成本比传统 6F ² 方案降低一半。

从“跟着别人跑”到“跟别人跑不同的路”，这才是这次突破真正的分量所在。至于年底那颗芯片能不能按时亮相、良率能不能撑住、服务器客户认不认，那是以后的故事了。方向对了，速度可以慢慢提。